碳化硅 (SiC) MOSFET 双脉冲实验 (DPT) 数据处理与开关损耗精准提取

碳化硅 (SiC) MOSFET 双脉冲实验 (DPT) 数据处理与开关损耗精准提取技术研究报告

1. 碳化硅功率器件动态表征的工程背景与物理挑战

在现代电力电子技术的发展进程中，宽禁带（Wide Bandgap, WBG）半导体材料，特别是碳化硅（SiC）和氮化镓（GaN），正以其卓越的物理特性重塑高频、高功率密度功率变换器的设计范式。碳化硅材料具有十倍于传统硅（Si）材料的临界击穿电场强度、三倍的热导率以及更宽的禁带宽度。这些基础物理优势映射到功率晶体管（MOSFET）的宏观电气特性上，表现为极低的导通电阻（RDS(on)​）、极高的耐压能力以及近乎可以忽略的反向恢复电荷（Qrr​）。与传统的硅基绝缘栅双极型晶体管（Si IGBT）相比，SiC MOSFET 属于单极型器件，在开关过程中不存在少数载流子复合所引起的电流拖尾现象。这一特性使得 SiC MOSFET 能够在极高的开关频率下运行，其电压变化率（dv/dt）通常可达到 50kV/μs 以上，电流变化率（di/dt）也可轻易超过 10kA/μs 。倾佳电子力推BASiC基本半导体SiC碳化硅MOSFET单管，SiC碳化硅MOSFET功率模块，SiC模块驱动板，PEBB电力电子积木，Power Stack功率套件等全栈电力电子解决方案。

基本半导体代理商倾佳电子杨茜致力于推动国产SiC碳化硅模块在电力电子应用中全面取代进口IGBT模块，助力电力电子行业自主可控和产业升级！

然而，极高的开关速度和极短的开关瞬态时间给器件的动态特性表征与测量带来了前所未有的工程挑战。在传统的硅基器件测试中，由于开关时间通常在微秒（μs）级别，测试系统的寄生参数和测量仪器的带宽限制往往不会对最终的损耗计算产生致命影响。但在 SiC MOSFET 的测试中，纳秒（ns）级的开关沿使得电路中哪怕仅有几纳亨（nH）的杂散电感，或者电压与电流探头之间仅有几纳秒的传输延迟差（Skew），都会在波形上激发出巨大的高频振铃（Ringing）、电压过冲（Overshoot），并导致计算出的瞬态功率与实际能量损耗出现严重偏差 。

双脉冲测试（Double Pulse Test, DPT）是目前工业界和学术界公认的评估功率半导体动态开关特性、提取开关损耗（包含开通损耗 Eon​、关断损耗 Eoff​ 以及反向恢复损耗 Err​）的标准化方法 。通过在受控的感性负载下施加两个特定宽度的驱动脉冲，测试系统能够精确模拟器件在实际硬开关转换器中的真实工作状态。尽管 DPT 的硬件拓扑相对简单，但其数据后处理（Post-processing）却是一项高度复杂的系统工程。如何从包含强电磁干扰（EMI）、高频谐振、探头偏移以及非线性分布参数的原始采集数据中，剥离出芯片本征的开关行为，是精准提取开关损耗曲线的核心技术壁垒 。

倾佳电子剖析 SiC MOSFET 双脉冲测试数据处理的先进算法与最佳实践。报告将系统性地探讨积分区间的数学界定、基于基尔霍夫电压定律（KVL）的软件级探头对齐（Deskewing）技术、动态基线校准、寄生电感补偿及射频参数去嵌（De-embedding）等关键数据处理环节。同时，结合工业界领先的碳化硅模块（如基本半导体的 62mm 及 ED3 封装系列）的实测数据，深入阐述高精度数据处理对系统级电热仿真与转换器效率评估的深远影响。

2. 双脉冲测试电路的物理模型与寄生参数效应

要精确处理 DPT 数据，首先必须深刻理解测试电路的物理模型及其在极高 di/dt 和 dv/dt 激励下的瞬态响应机制。典型的双脉冲测试平台采用半桥（Half-bridge）拓扑结构，包含直流母线电源（VDC​）、大容量直流母线去耦电容、被测器件（DUT，通常位于下桥臂）、续流器件（通常为上桥臂的体二极管或并联肖特基势垒二极管 SBD）、高频空心负载电感（Lload​）以及栅极驱动电路 。

在测试序列中，系统首先施加第一个较长的驱动脉冲（脉冲宽度为 t1​），使被测下桥 SiC MOSFET 导通，母线电压施加在负载电感上，电感电流线性上升至预定的测试电流（ID​）。当第一个脉冲结束时，下桥 MOSFET 关断，电感电流通过上桥的续流二极管进行续流，此时可以捕获器件的关断瞬态波形并计算关断损耗（Eoff​）。经过一个短暂的死区时间（死区时间必须足够短以保证电感电流基本不下降），系统施加第二个较短的驱动脉冲，下桥 MOSFET 再次导通，续流二极管发生反向恢复，此时可以捕获器件的开通瞬态波形以及续流二极管的反向恢复波形，从而计算开通损耗（Eon​）和反向恢复损耗（Err​） 。

在这一系列动态切换过程中，电路的寄生参数起到了主导性的破坏作用。封装内部的源极公共电感（Common Source Inductance, Ls​）是影响开关速度最关键的参数之一。当漏极电流发生剧烈变化时，Ls​ 两端会产生感生电动势（−Ls​⋅di/dt），该电压直接叠加在栅源驱动回路中，形成负反馈机制，强烈抑制了器件的开关速度 。同时，功率回路的整体杂散电感（Lσ​）在关断瞬态与 SiC MOSFET 的非线性输出电容（Coss​）发生 LC 谐振，产生幅值极高的电压尖峰和高频振铃。根据基本半导体的可靠性研究数据，如果不加以抑制，这种电压过冲不仅会危及器件的击穿电压边界，还会通过密勒电容（Cgd​，即 Crss​）耦合至栅极，引发严重的串扰问题 。因此，在 DPT 数据处理中，识别并分离出这些由寄生参数引起的电压和电流分量，是实现损耗精准提取的先决条件。

3. 开关损耗积分区间的国际标准与 SiC 适配性修正

开关损耗的物理本质是功率半导体器件在状态转换期间，其两端承受的电压与流过的电流在时间上的重叠积分。准确界定这一积分的起始和终止时间点，直接决定了损耗计算结果的绝对精度。国际电工委员会（IEC）发布的 IEC 60747-8 标准为场效应晶体管的开关时间和能量测量提供了基础规范 。然而，由于 SiC 器件的非线性电容特性极为显著，传统的基于纯线性假设的 10% 到 90% 阈值标准在应对 SiC DPT 数据时经常暴露出严重的局限性。

3.1 动态参考基准的算法化提取

在直接应用积分公式之前，数据处理算法必须首先精确定义电压和电流波形的 100%（稳态）和 0%（基线）参考电平。由于高电流下 SiC MOSFET 会进入饱和区，呈现出“软膝（Soft Knee）”的非线性特性，以及测试系统可能存在的热漂移，简单的绝对电压值比较会导致严重的误判 。

现代高级数据提取算法（如 Keysight PD1000A 的参数提取逻辑）采用了动态参考截取机制：对于漏源电压（VDS​），其 100% 的参考点并非在脉冲触发前随意读取，而是在双脉冲序列的脉冲间隙（续流阶段）进行采样，以规避大电流抽取引起的直流母线电压瞬态跌落效应 。VDS​ 的 0% 参考点则在第一个长脉冲结束前（器件处于深度导通且 di/dt 趋近于零的状态）提取，这代表了真实的导通压降（ID​×RDS(on)​）。对于栅源电压（VGS​），阈值计算必须严格以绝对 0 V 为基准。例如，在基本半导体的典型双极性驱动配置（+18V/−4V）中，10% 的电平并非是总摆幅 22V 的 10%，而是严格以 0 V 为起点的 2V 左右，这对于隔离驱动器延时参数的精确解耦至关重要 。

3.2 边缘线性逼近法（Linear Approximation）

在高频测试中，寄生电感会导致 VDS​ 的下降沿出现严重的非线性畸变和初始的“拖拽”现象。如果算法直接在原始波形上搜索 90% 的穿越点，往往会得到比实际管芯开关时间长得多的错误结果。为了克服这一缺陷，先进的 DPT 数据处理引入了边缘线性逼近技术 。

该算法摒弃了直接寻找 10% 或 90% 绝对数值交点的方法，转而在电压或电流的下降/上升沿上，锁定不易受寄生参数和过冲影响的核心过渡区（通常为波形的 25% 和 75% 处）。通过计算 25% 到 75% 之间波形的瞬态斜率（即纯粹的 dv/dt 或 di/dt），并在数学域内向外进行线性外推。虚拟的线性切线与 10% 和 90% 稳态基准线的几何交点，最终被定义为真实的积分时间起止点。这种数学重构手段有效地剥离了引线电感带来的初始时间延迟误差，还原了晶圆级别的本征开关速率 。

3.3 适应非线性电容的积分边界定义

由于 SiC MOSFET 的反向传输电容（Crss​）和输出电容（Coss​）在低压区域呈现出指数级的剧烈增长，导致器件在开通和关断的最后阶段，电压和电流的衰减变得极其缓慢。这种被称为“容性拖尾”的物理现象包含着不可忽视的能量损耗。

如果严格按照 IEC 60747-8 标准将积分终点设定在 10% 处，将截断这一重要的能量释放尾巴。因此，在针对高性能 SiC 模块（如基本半导体 62mm BMF540R12KA3 模块）的损耗表征标准中，时间积分区间被进行了深度优化 。

对于开通损耗（Eon​），积分定义为：

Eon​=∫t1​t2​​ID​(t)⋅VDS​(t)dt

其中，起点 t1​ 仍维持在栅极电压 VGS​ 上升至 10% 设定值的时刻；但终点 t2​ 则被大幅延后，定义为漏源电压 VDS​ 下降至稳态关断电压的 2% 处（即 VDS​=2%VDC​）。这一改变确保了米勒平台结束后的所有非线性容性放电能量均被完整记录在开通损耗之内。

同理，对于关断损耗（Eoff​），积分区间从 VGS​ 开始下降至 90% 的时刻（t3​）起，一直持续到漏极电流 ID​ 下降至初始稳态测试电流的 2% 处（t4​）为止：

Eoff​=∫t3​t4​​ID​(t)⋅VDS​(t)dt

反向恢复损耗（Err​）的提取同样遵循这一严格的 2% 阈值逻辑，从体二极管电流反向过零点（t5​）开始，积分至反向恢复电流回落至反向恢复峰值电流（Irrm​）的 2% 处（t6​）结束 。在实际数值运算中，离散的示波器采样数据通常采用梯形积分法则（Trapezoidal Rule）进行累加求和，为了保证在高频振铃期间不丢失能量精度，采样时间间隔（dt）需要控制在 0.01 纳秒至 0.1 纳秒级别 。

4. 探头传输延迟失配（Skew）的理论分析与软件对齐技术

在双脉冲测试中，电压和电流的瞬态乘积构成了瞬时功率波形，而瞬时功率的积分即为开关能量。这意味着，电压探头与电流探头在时间轴上的绝对对齐是所有损耗计算的核心前提。由于高压差分探头与高频电流探头（如 Rogowski 线圈或电流互感器）的内部物理构造和信号传输路径完全不同，它们对同一物理事件的响应往往存在纳秒级的传输延迟差（Skew） 。

4.1 探头延迟偏置对能量计算的灾难性影响

即便探头之间仅存在极微小的时间偏移，其在极高 di/dt 的放大作用下也会引发严重的计算灾难。研究表明，在 dv/dt=50kV/μs 的高速切换环境中，未经过对齐（Deskew）处理的探头数据可能使开通损耗被低估，而关断损耗被严重高估，引入的纯测量误差可以轻易超过 5% 至 10% 。传统的对齐方法依赖于硬件校准夹具，测试人员必须在 DPT 平台上移除真实的感性负载，替换为无感电阻，然后利用信号发生器注入低压方波，手动调节示波器的通道延迟参数以使两者重合 。这种方法不仅在千伏级别的大功率测试台上极具操作风险，而且破坏了原有测试回路的真实阻抗特性，校准后的参数在实际带载高压测试中往往发生漂移。

4.2 基于基尔霍夫电压定律的自动化软件去偏（Software Deskewing）

为了彻底解决这一痛点，现代 DPT 测量系统引入了基于重构数学模型的软件对齐（Software Deskew Approach）技术。该技术不依赖于预先的物理校准，而是在测试数据采集完毕后，通过算法在离线或示波器内部进行自动后处理 。

软件对齐算法的核心是基尔霍夫电压定律（KVL）。该算法首先假定所测得的漏极电流波形 ID_meas​(t) 是无时间偏移的绝对参考基准，随后利用已知的电路参数，通过解微分方程重构出一个理论上的、不存在延迟误差的低边漏源电压对齐波形 VDS_model​(t) 。

在测试电路导通的特定阶段（如续流状态），母线电压（VDD​）、上桥臂器件压降（VDS_high​）、分流器压降以及回路有效杂散电感（Leff​）上的感生电势构成了闭合的电压环路。其数学模型可以表达为：

VDS_model​(t)=VDD​−VDS_high​−ID_meas​(t)⋅Rshunt​−Leff​⋅dtdiD_meas​(t)​

在开通瞬态中，高桥臂器件处于体二极管（或 SBD）续流状态，其 VDS_high​ 可近似视为二极管的恒定正向压降（VF​）。基于这一前提，算法通过高频微分计算出 di/dt 项，合成出无相移的理论电压波形 。

接下来，算法将实测的有延迟的电压波形 VDS_meas​(t) 与理论重构的电压波形 VDS_model​(t) 进行时域内的互相关（Cross-correlation）运算。通过寻找互相关函数取得最大值时的绝对时间偏移量 Δt，即可精准量化探头之间的 Skew 值。最终，算法将这一 Δt 补偿至电压测量通道的离散时间阵列中，实现微秒甚至纳秒级别的完美重合。相比传统需耗费一小时以上的硬件连接校准，这种自动化的软件对齐过程仅需数分钟即可完成，同时显著提升了测试台的安全性与数据鲁棒性 。

5. 高频寄生参数剥离与空间射频去嵌 (De-embedding) 技术

在完美解决了信号的基线漂移与时间不同步问题后，测试系统还必须面对由于测试夹具本身以及器件封装物理构造所带来的高频信号畸变。在大电流开关瞬间，测试回路的寄生电感会产生巨大的诱导电压，这使得示波器探头在器件外部引脚处测得的电压，并不等同于芯片（Die）内部真实承受的电压应力。

5.1 封装级杂散电感 (Lσ​) 的数学补偿

为了提取最为本征的开关损耗，必须从测量的外部电压波形中剥离出封装内部源极和漏极引线电感上的压降。根据法拉第电磁感应定律，芯片结电压 VDS_true​(t) 的补偿公式为：

VDS_true​(t)=VDS_meas​(t)−Lσ​⋅dtdiD​(t)​

在极速的关断瞬态中（di/dt 为负值），寄生电感会产生一个与母线电压同向的正电势，使得外部测量到的电压表现出极大的过冲（Overshoot）。如果不对其进行解析扣除，由于此时电流并未完全降为零，多余的感性电压将与电流乘积，产生虚假的能量虚高，导致算出的 Eoff​ 显著偏大 。以基本半导体的 62mm SiC 半桥模块为例（产品型号 BMF540R12KA3，额定电流 540A），其封装内部虽然采用了先进的布局优化，使得杂散电感 Lσ​ 控制在 14 nH 以下 ，但在 10kA/μs 的极限关断速率下，这 14 nH 的微小电感依然会激发出 14nH×10×109A/s=140V 的感应压降误差。在精密的数据处理流程中，必须逐点扣除这部分误差，才能真实反映第三代 SiC 技术的降损潜力。

5.2 基于 S 参数的频域去嵌算法 (AFR)

针对更高频率应用下的分立器件测试（例如采用 TO-247-4、TOLT 等先进封装的基本半导体 650V/1200V 单管器件 ），测试夹具上的微带线阻抗不连续、SMA 接头反射以及高频趋肤效应会对波形的上升沿和下降沿进行低通滤波和相位扭曲。针对这种空间分布式的传输衰减，高级 DPT 后处理通常引入射频微波领域的去嵌（De-embedding）技术 。

自动夹具移除（Automatic Fixture Removal, AFR）技术或者 2X-thru 算法是解决这一问题的核心工具。该方案通过矢量网络分析仪（VNA）预先扫描测试夹具，提取其宽频带的散射参数（S-Parameters）矩阵。随后，借助傅里叶逆变换（IFFT）将频率域数据转换为时域反射（TDR）模型，精确计算出夹具信号路径上的传输延迟（Delay）和插入损耗（Insertion Loss）。在处理双脉冲测试采集到的时域电压与电流数据时，算法将该时域信号转换至频域，矩阵相除以“剥离”夹具模型的影响，最后再逆变换回时域。这种去嵌方法从根本上消除了测试板物理布线对纳秒级宽带信号的吞噬作用，保证了器件极速开关特性的原貌重现 。

6. 信号降噪与驱动串扰（Crosstalk）的数据甄别机制

在寄生电感与非线性结电容强烈的相互作用下，DPT 测试波形往往伴随几十到上百兆赫兹的高频谐振（Ringing）。处理这些伴随强噪声的信号，极易踏入数字滤波的陷阱。

6.1 传统低通滤波的严重局限性

在普通的数据平滑处理中，工程师习惯于施加移动平均或巴特沃斯（Butterworth）低通滤波器来消除振铃。然而，对于 SiC 纳秒级的开关边沿，强行使用低通滤波器会极大地降低信号的高频分量，导致表观的电压和电流斜率（dv/dt 和 di/dt）被人为削缓。边沿变缓直接导致电压与电流的交叠区域在时间轴上变宽，最终计算出的开关损耗会呈现虚假的增加。因此，在严格的数据处理标准中（如采用 Keysight 系统），强制要求 10 MHz 截止频率的低通滤波绝对不能应用于能量积分计算的回路上，仅允许其在计算稳态 100% 参考电流时作为辅助手段使用 。真实的高频振铃必须在积分域内通过数学抵消其能量，或者通过上述提及的频域去嵌算法在阻抗匹配层面予以消除。

6.2 栅极串扰与米勒钳位的数据合规性判定

提取准确的开关损耗不仅要求分析主功率回路（漏极和源极），还必须对驱动信号回路（栅极）进行严格的数据审查。在双脉冲半桥测试中，高压侧器件的极速开通会导致桥臂中点电压发生跃变。极高的 dv/dt 瞬态会通过下桥臂处于关断状态器件的米勒电容（Crss​），向其栅极回路注入强大的位移电流（Igd​=Crss​⋅dv/dt）。

该位移电流流经下桥的关断门极电阻（Rg(off)​）时，会产生一个正向电压尖峰，这就是著名的米勒效应引起的串扰。基本半导体的测试报告显示，对于第三代沟槽或平面栅技术的 SiC MOSFET，虽然其高温下的 RDS(on)​ 表现极为优异，但其栅极阈值电压（VGS(th)​）在高温下（如 175∘C）会漂移至 1.8V∼2.7V 左右 。若无合适的驱动保护电路，实测的米勒尖峰可高达 7.3 V 。如果这个寄生尖峰超过了阈值电压，原本处于关断状态的下管就会被瞬间误导通，造成桥臂短暂的直通（Shoot-through）短路。

在 DPT 数据后处理的有效性判定逻辑中，必须集成对互补管 VGS​ 波形的监测。如果算法检测到在积分时间段内，处于阻断状态器件的栅极感应电压突破了安全阈值边界，则必须标记该次开关能量积分结果受到直通电流（Shoot-through current）污染，这种异常偏大的 Eon​ 数据不能代表器件本征的开关损耗。为此，先进的隔离驱动器（如 BTD5350MCWR）通常配置有源米勒钳位（Active Miller Clamp）功能。当检测到栅极电压下降至 2V 以下时，驱动器内部的辅助 MOSFET 将强制导通，提供一条极低阻抗的旁路路径将米勒电流泄放至负电源轨，从而将寄生尖峰牢牢钳制在 2 V 以下，确保了提取的 DPT 数据的纯洁性与可靠性 。

7. 综合数据分析：工业级高功率 SiC 模块特性验证

通过将上述高精度的动态参考提取、软件对齐、寄生电感补偿以及边缘线性逼近等处理算法综合应用，能够极为精细地描绘出不同架构及不同封装碳化硅模块的本征开关特征，这为后续的转换器热设计和效率优化提供了不可或缺的底层数据。

以基本半导体的系列化工业级 SiC 模块为例，由于其采用高性能氮化硅（Si3​N4​）活性金属钎焊（AMB）基板与高温焊料，模块不仅具备优异的抗弯强度和绝缘能力，更在高达 175∘C 的严苛结温下维持了卓越的电气稳定性 。

7.1 Pcore™2 62mm 半桥模块 (BMF540R12KA3) 数据剖析

针对 BMF540R12KA3 模块（1200V，540A，2.5mΩ），在极限工况（VDC​=600V，测试电流高达 540A，驱动电阻 RG(on)​=RG(off)​=2Ω）下实施精准 DPT 数据提取的结果表明：

测试项目/温度	25∘C 环境下表现	175∘C 极限高温下表现	动态特征与机制分析
开通电压变化率 (dv/dt)	5.77kV/μs	5.74kV/μs	变化极小，体现了宽禁带器件结电容对温度的不敏感性，驱动器维持了稳定的充放电能力。
开通损耗 (Eon​)	12.08mJ	16.42mJ	利用 10%~2% 精准积分，捕获了高温下略微增加的开启延迟能量。
关断损耗 (Eoff​)	13.34mJ	14.21mJ	精确剥离 Lσ​⋅di/dt 后，单次关断总能量控制在超低水平，远低于同级 IGBT。
反向恢复电荷 (Qrr​)	2.20μC	10.53μC	涵盖了体二极管内部少数载流子复合和 Coss​ 充放电效应，展示了优异的续流能力。

7.2 模块拓扑在真实变换器中的效率推演

将上述通过极精密算法提取出的一手动态损耗数据导入到 PLECS 等系统级电力电子仿真软件中，可进行高度保真的数字孪生热力学推演。

针对电机驱动应用（三相桥两电平逆变拓扑），在母线电压 800V，相电流 400Arms​，开关频率为 8kHz，散热器温度 80∘C 的严苛条件下 ：

SiC 方案（基本半导体 BMF540R12MZA3）： 单开关总损耗（开通+关断+导通）合计约为 386.41W，最高结温仅达 129.4∘C，整机逆变效率高达 99.38%。

传统硅基方案（对比国际知名品牌 900A 级 IGBT）： 单开关总损耗飙升至 658.59W，整机效率降至 98.66%。

两者的效率差距达 0.72%。在 378kW 的输出有功功率下，这意味着硅基方案需要多散发近 3kW 的废热，这要求体积更为庞大、成本高昂的水冷系统支撑 。高保真的 DPT 数据提取直接证明了采用 SiC 技术不仅能提高开关频率以缩小磁性元件体积，还能在同等频率下通过极低的开关交叠损耗彻底颠覆整个散热系统的设计瓶颈。

8. 结论

碳化硅（SiC）MOSFET 正在以前所未有的开关速率推动高功率密度电力电子转换技术的革命，但这一技术飞跃也极大考验着底层测试与表征的精度极限。传统的硅基评估手段已完全无法应对纳秒级开关带来的频域失真、时域错位与振铃噪声。本报告系统性地论述了 SiC MOSFET 双脉冲实验（DPT）高精度数据处理的关键工作流与核心算法准则：

超越 IEC 标准的动态积分边界： 面对 SiC 器件极为非线性的转移电容特性，摒弃传统的 10% 关断终止阈值，采用精细的 2% 回落判定标准，以确保捕获关键的容性“软膝”拖尾能量，避免损耗评估偏向乐观。

基于软件重构的高级探头对齐（Software Deskew）： 突破硬件校准的局限性，采用 KVL 数学建模和互相关算法，在无损电路原始阻抗网络的前提下，自动补偿由差分探头与电流互感器物理结构差异引入的纳秒级群延迟误差。

动态零点锁定与高频射频去嵌： 实施双脉冲间隙基准电压取样，结合 S 参数（Scattering Parameters）提取及自动夹具移除（AFR）技术，对封装寄生电感（Lσ​）所诱导的虚假电压过冲进行全频域剥离，从杂乱的电磁干扰中重构出纯净的晶圆级结部响应轨迹。

智能剔除数据污染： 必须在损耗积分算法中集成对米勒效应引起的栅极串扰阈值的验证逻辑，剔除包含由于高 dv/dt 引发桥臂短暂直通而导致异常虚高的坏数据。

通过这一整套精密、严谨且高度自动化的数据清洗与积分算法，工程师能够最真实地描绘出下一代宽禁带半导体材料的性能潜能边界。这不仅为研发人员优化芯片物理结构和封装寄生提供了“数据显微镜”，也为上层应用端设计更为高效、紧凑的车载充电机、光伏并网逆变器和固态变压器，注入了最为坚实的热电联合仿真数据基础。

审核编辑 黄宇